(19)KOREAN INTELLECTUAL PROPERTY OFFICE

KOREAN PATENT ABSTRACTS

(11)Publication number:

010059461 A

(43) Date of publication of application:

06.07.2001

(21)Application number: 990066966

(71)Applicant:

HYNIX SEMICONDUCTOR

INC.

(22)Date of filing:

30.12.1999

(72)Inventor:

BAEK, DONG WON SHIN, SEUNG U

(51)Int. CI

H01L 21/8242

(54) METHOD FOR MANUFACTURING CAPACITOR

(57) Abstract:

PURPOSE: A method for manufacturing a capacitor is provided to improve a characteristic of a capacitor by forming the second ONO(Oxide-Nitride-Oxide) layer and the third ONO layer within one device.

CONSTITUTION: A lower electrode(31) is formed on a semiconductor substrate. The first ONO layer(32) is formed on the lower electrode(31). The first ONO layer(32) is grown on the lower electrode(31). The second ONO layer(33) is formed on the first ONO layer(32). The third ONO layer is formed on the

second ONO layer. The second oxide layer(34) is formed by implanting a SiHCl gas and a NO gas.

COPYRIGHT 2001 KIPO

Legal Status

Date of request for an examination (19991230) Final disposal of an application (registration) Date of final disposal of an application (20020228) Patent registration number (1003379300000) Date of registration (20020513)

특2001-0059461

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. ⁷	(11) 공개번호 특2001-0059461					
H01L 21/8242	(43) 공개일자 2001년07월06일					
(21) 출원번호 (22) 출원일자	10-1999-0066966 1999년12월'30일					
(71) 출원인	주식회사 하이닉스반도체 박종섭					
(72) 발명자	경기 미천시 부발읍 아미리 산136-1 신승우					
	경기도이천사부발읍아미리699-7번지현대아파트302-1902 백동원					
(74) 대리인	서울특별시중구신당동약수하이츠동아아파트104-702 이후동, 이정훈					
실사경구 : 있음						
(E4) BISH HEIGH THE	LII.U					

(54) 케피시터의 제조 방법

出学

본 발명은 하나의 장비내에서 제 2.제 3 DND(Oxide-Nitride-Oxide)총을 형성한 후 열처리하며 정전 용량을 향상시키기 위한 캐패시터의 제조 방법에 관한 것이다.

본 발명의 캐패시터의 제조 방법은 패스트 템퍼러쳐 램프 업/다운(Fast Temperature Ramp Up/Down) 엘피-시브이디(Low Pressure-CVD:LP-CVD) 방식의 장비를 사용하여 제 2 0ND층과 제 3 0ND층을 하나의 장비내에서 형성하므로, 공정 시간을 단축시키고 또한 호속 공정으로 N2 어닐(Anneal) 공정을 추가하므로 정전 용량이 증가하고 전기적 특성이 향상되며 배선과 접촉되는 콘택 저항이 저하되는 등 캐패시터의 특성을 향상시키는 특징이 있다.

四里도

520

BAN

도면의 간단환 설명

도 1a 내지 도 1c는 종래의 캐패시터 중 DNO층의 형성 방법을 나타낸 공정 단면도

도 2a 내지 도 2c는 본 발명의 실시 예에 따른 캐패시터 중 ONO층의 형성 방법을 나타낸 공정 단면도

도 3은 본 발명에서 제 3 ONO층 형성 후 N2 어닐 공정 시 실험치를 나타낸 도면

<도면의 주요부분에 대한 부호의 설명>

31: 하부 전국

32: 제 1 DNO총

33: 제 2 0NO층

34: 제 3 ONO총

발명의 상세관 설명

#명의 목적

발명이 속하는 기술 및 그 분야의 중래기술

본 발명은 캐패시터의 제조 방법에 관한 것으로, 특히 하나의 장비내에서 제 2, 제 3 0NO층을 형성하여 캐패시터의 특성을 향상시키는 캐패시터의 제조 방법에 관한 것이다.

반도체 소자를 구성하는 단위 중 캐페시터는 해부 전국, 유전막 및 성부 전국으로 구성된다.

상기 유전막으로 현재 제 1 산화막인 제 1 0N0층, 질화막인 제 2 0N0층 및 제 2 산화막인 제 3 0ND층이 순차적으로 적층된 0NO(0xide-Nitride-Oxide)층이 사용되고 있다.

증래의 캐패시터 중 0NO층의 형성 방법은 도 1a에서와 같이, 상기 하부 전국(11)상에 제 1 0NO층(12)을 열 산화 공정 또는 화학 처리에 의해 성장시킨다.

그리고, 도 15에서와 같이, 상기 제 1 DNO층(12)상에 제 2 DNO층(13)을 엘피-시브이디(Low Pressure-

CVD:LP-CVD) 방법으로 형성한다.

이머, 도 1c에서와 같이, 상기 제 2 0N0층(13)상에 제 3 0N0층(14)을 열 산화 공정에 의해 성장시킨다.

登留이 이루고자하는 기술적 承재

그러나 증래의 캐패시터의 제조 방법은 유전막으로 0NO층을 형성할 때 다음과 같은 문제점이 있었다.

첫째, 소자의 집적화에 따라 유전막의 유효 두께가 얇아지므로 캐피시터의 정전 용량이 감소한다.

둘째, 상기 아이층의 형성 공정이 제 1, 제 2, 제 3 아이층을 형성하는 3번의 공정을 요하고 또한 상기 3번의 공정이 모두 다른 중류의 장비에서 형성하며 박막의 특성을 보존하기 위해 각 공정간에는 시간 지연었이 진행해야 하므로 사전에 상기 3번의 공정 장비가 모두 머사인(Assign) 되어야 한다는 문제점이 있었다.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 하나의 장비내에서 제 2, 제 3 0NO총을 형성한 후 열처리하며 정전 용량을 향상시키는 캐패시터의 제조 방법을 제공하는데 그 목적이 있다.

발명의 구성 및 작용

본 발명의 캐패시터의 제조 방법은 하부 전국이 형성된 기판을 마련하는 단계, 상기 하부 전국상에 제 1 산화막을 성장시키는 단계, 상기 제 1 산화막상에 하나의 장비내에서 잘화막층과 제 2 산화막을 형성하며 DNO층을 형성하는 단계, 전면을 N2 어닐 공정을 하는 단계 및 상기 DNO총상에 상부 전국을 형성하는 단계 물 포함하여 미루어짐을 특징으로 한다.

상기와 같은 본 발명에 따른 캐패시터의 제조 방법의 바람직한 실시 예를 첨부된 도면을 참조하며 상세히 설명하면 다음과 같다.

도 2a 내지 도 2c는 본 발명의 실시 예에 따른 캐패시터 중 0N0총의 형성 방법을 나타낸 공정 단면도이고, 도 3은 본 발명에서 제 3 0N0총 형성 후 N2 어닐 공정 시 실험치를 나타낸 도면이다.

본 발명의 실시 예에 따른 캐패시터 중 아이층의 형성 방법은 도 2a에서와 같이, 상기 하부 전국(31)상에 제 1 아이층(32)을 형성한다.

대기서, 상기 제 1 이이층(32)의 형성 공정은 웨미퍼를 상기 제 2 이이층 형성 공정을 위한 반응로로 장입하기 전에 화학 처리 방법을 사용하여 웨미퍼 표면에 흡착된 불순물을 제거함과 동시에 상기 제 1 이이층(32)을 성장시킨다.

이때, 상기 제 1 0N0층(32) 형성 공정에 사용하는 클리닝(Cleaning) 절차는 탈미온수에 회석시킨 HT나 BOE(Buffered Oxide Etchant:NH4F + HF)로 웨이퍼 표면의 불순 산화막을 제거한 후 SC1(NH4OH + H2O2 + DIW) 클리닝 또는 피란하(Piramha:H2SO4 + H2O2 + DIW) 클리닝을 하며 기타 미물질 제거 및 상기 제 1 0N0층(32)을 성장시킨다.

그리고, 도 2b에서와 같이, 상기 제 1 0N0총(32)상에 제 2 0N0총(33)을 패스트 템퍼러쳐 램프업/다운(Fast Temperature Ramp Up/Down) LP-CVD 방식으로 형성한다.

여기서, 상기 제 2 DNO총(33)의 형성 방법은 상기 제 1 DNO총(32)이 형성된 웨이퍼를 반응로내로 장입하여 패스트 템퍼러쳐 램프 업/다운(Fast Temperature Ramp Up/Down) LP-CVD 방식으로 제 2 DNO총을 형성한다.

이어, 도 2c에서와 같이, 상기 제 2 0N0층(33)상에 제 3 0N0층(34)을 형성한다.

며기서, 상기 제 3 마이춍(34)의 형성 방법은 상기 제 2 마이춍(33)의 형성 후 상기 반응로 내부로 질소(N2)와 마르곤(Ar) 등의 불활성 가스를 주입시키면서 상기 반응로 내부의 압력을 0.5 Torr 미상으로 유지시킨 상태에서 초당 10℃ 미상의 상승 속도로 800 ~ 900℃ 온도까지 상승시킨다.

상기 방용로 내부의 압력을 일정수준으로 유지시킨 미유는 온도 상승 시 열전도를 원활히 하며 최대한 짧은 시간내에 원하는 온도에 도달하기 위해서 미다.

 $SiH_2Cl_2+2N_2\rightarrow SiO_3+2N_2+2HCl$

그리고, 상기 반응로 내부로 불활성 가스 주입을 중단하고 잔존 가스를 배기 시킨 후 SiHCI 가스와 ND 가스를 주입하며 상기 수학식 1에 의해 제 2 산화막(34)을 형성한다.

미머, 상기 제 3 DNO총(34)을 형성한 후 N2 가스를 주입하면서 반응로 내부의 압력을 삼승시키고 850~c 미상의 온도로 삼승시킨다. 이때, 온도상승률은 20~c/초 미상으로 뮤지시킨다.

상기 850℃ 이상의 온도에서 N2 어닐(Anneal) 공정을 5초 이상 실시하며 상기 하부 전국(31)과 유전막인 M0층 내부로 N2 가스가 주입되어 상기 M0층의 유전률을 상승시켜 캐패시터의 정전용량이 증가함과 동시에 상기 하부전국(31)과 제 1 M0층(32) 계면과 상부 전국(도시하지 않음)과 상기 제 3 M0층(34) 계면에 존재하는 트랩 사이트(Trap Site)를 감소시키고 상기 제 2 M0층(33) 박막 내부에 존재하는 핀 홀(Pin Hole)을 감소시켜 M0층의 전기적 특성을 향상시키며 N 또는 P 형의 얇은 불순물 명역 계면을 활성화 시켜 배선과 불순물 명역 사이의 콘택 저항을 저하시킨다.

상기 № 머닐 공정 후 초당 20°c 이상의 하강속도로 600°c 이하의 온도까지 낮추머서 공정을 완료한다.

医鼻凹 克基

본 발명의 캐패시터의 제조 방법은 패스트 템퍼러쳐 램프 업/다운 LP-CVD 방식의 장비를 사용하며 제 2 마이층과 제 3 마이층을 하나의 장비내에서 형성하므로, 공정 시간을 단촉시키고 또한 후속 공정으로 N2 어닐 공정을 추가하므로 정전 용량이 증가하고 전기적 특성이 향상되며 배선과 접촉되는 콘택 저항이 저하되는 등 캐패시터의 특성을 향상시키는 효과가 있다.

(57) 경구의 범위

청구항 1. 하부 전국이 형성된 기판을 마련하는 단계;

상기 하부 전극상에 제 1 산화막을 성장시키는 단계:

상기 제 1 산화막상에 하나의 장비내에서 질화막층과 제 2 산화막을 형성하여 ONO층을 형성하는 단계; 전면을 N2 어닐 공정을 하는 단계;

상기 0N0층상에 상부 전국을 형성하는 단계를 포함하며 이루어짐을 특징으로 하는 캐패시터의 제조 방법. 청구항 2. 제 1 항에 있어서,

상기 제 1 산화막은, 웨이퍼를 상기 질화막과 제 2 산화막 형성 공정을 위한 반응로로 장입하기 전에 화학 처리 방법을 사용하여 웨이퍼 표면에 흡착된 불순물을 제거함과 동시에 성장시킴을 특징으로 하는 캐패시터의 제조 방법.

청구항 3. 제 2 항에 있어서,

상기 제 1 산화막을 미째에 회석시킨 HFL BOE로 웨이퍼 표면의 불순 산화막을 제거한 후 SC1(NH40H + H202 + DIW) 클리닝 또는 피라냐(H2SO4 + H2O2 + DIW) 클리닝을 하며 기타 미물질 제거함과 동시에 성장 시킴을 특징으로 하는 캐패시터의 제조 방법.

청구항 4. 제 1 항에 있어서,

상기 질화막을 상기 제 1 산화막이 형성된 웨이퍼를 반응로내로 장입하며 패스트 템퍼러쳐 램프 업/다운 LP-CVD 방식으로 형성함을 특징으로 하는 캐패시터의 제조 방법.

청구항 5. 제 1 항에 있어서.


상기 제 2 산화막을 상기 질화막의 형성 후 상기 반응로 내부로 질소(N2)와 마르곤(Ar) 등의 불활성 가스를 주입시키면서 상기 반응로 내부의 압력을 0.5 Torr 미상으로 유지시킨 상태에서 초당 10℃ 미상의 상승 속도로 800 ~ 900℃ 온도까지 상승시키는 다음, 상기 반응로 내부로 불활성 가스 주입을 중단하고 잔존 가스를 빼기 시킨 후 SiHC1 가스와 NO 가스를 주입하여 형성함을 특징으로 하는 캐패시터의 제조 방법.

청구함 6. 제 1 항에 있어서,


상기 № 머닐 공정을 № 가스를 주입하면서 온도상승률은 20°C/초 이상으로 유지시킨 상태에서 반응로 내부의 압력을 상승시키면서 850°C 이상의 온도로 상승시킨 다음, 5초 이상 실시함을 특징으로 하는 캐패시터의 제조 방법.

ΞĐ


互图 fa




<u><u>5</u>016</u>









*도性*28



*<u><u></u><u>£</u>P*26</u>



⊊₽æ



⊊£3

	H 어딘 티 석유	850 °C, 20200	900°C,5sec	900°C, 10sec	900°C,20sec
정전 용령	25.3 fF/cell	27.5 fF/cell	28.5 fF/celt	29.1 (F/cc1)	28.9 fF/ce!1
보려다면 다른 원일	3.17 Y	3.16 V	3.20 V	3.22 ¥	3.22 V
হৰ সঞ	853.D	628.D	608 C	657.₽	601.6